随着集成电路技术持续向先进节点演进，芯片中的晶体管密度和互连层数不断增加，传统光刻-刻蚀工艺面临图形尺寸缩小、边缘定位误差增加以及制造复杂度提升等挑战。未来先进芯片制造需要更加精准、高效的纳米尺度材料构筑方法。其中，区域选择性沉积（Area-selective deposition, ASD）作为一种自下而上的纳米制造技术，可以实现材料仅在预设区域内选择性生长，有望减少传统图形化步骤，提高先进互连结构制造精度。然而，随着三维集成和异质堆叠技术的发展，未来芯片互连不仅需要单一组分薄膜，还需要同时满足低介电、高机械强度以及优异可靠性的多组分氧化物介电材料。以AlxSiyO等多组分氧化物为代表的新型介电材料，在降低互连电阻-电容（RC）延迟方面展现出重要应用潜力，但其区域选择性沉积过程仍面临巨大挑战。对于多组分氧化物而言，实现“在哪里生长”只是第一步，更大的挑战在于如何同时控制：
1.多种前驱体是否会穿透抑制层？
区域选择性沉积通常需要利用自组装单层膜（SAM）阻挡非生长区域。然而，不同前驱体具有不同分子尺寸和反应活性，高活性、小尺寸前驱体可能进入SAM分子间隙并破坏阻挡效果，使选择性提前失效。
2.多种前驱体之间是否促进选择性失效？
在AlxSiyO沉积过程中，Al前驱体不仅提供Al元素，同时还能作为Lewis酸催化中心促进Si前驱体反应。这种催化效应虽然提高了薄膜生长效率，但也可能增强Si前驱体活化和渗透，加速抑制层失效。
3.如何同时兼顾选择性和材料性能？
先进互连材料不仅要求高选择性，还需要低介电常数、低漏电以及足够机械强度。因此，需要建立一种能够同时调控“选择性”和“材料性能”的设计方法。针对上述挑战，华中科技大学陈蓉教授与曹坤教授团队提出了一种基于前驱体渗透深度与多前驱体反应势垒协同调控的区域选择性沉积策略，建立了适用于多组分氧化物体系的选择性判据。该研究通过实验表征与理论计算相结合，系统揭示了Al、Si前驱体与抑制剂修饰表面之间的相互作用机制，为多组分材料的精准构筑提供了新的理论依据。研究发现，前驱体分子尺寸和结构决定其进入抑制剂层内部的能力，而不同前驱体之间的反应势垒进一步影响后续成核行为。具有更小渗透深度以及更高反应势垒的前驱体组合，可以有效保持非生长区域的抑制效果，实现更长时间尺度的选择性保持。相关成果以“Mechanistic Criteria for Area Selective Deposition of Multicomponent Oxide Dielectrics”为题，发表于《Advanced Functional Materials》。陈蓉教授、曹坤教授为论文通讯作者，博士生谷二艳为第一作者。论文DOI：http://doi.org/10.1002/adfm.77520
从前驱体协同反应到多组分氧化物精准生长
研究团队首先构建了SAM辅助AlxSiyO区域选择性沉积体系，通过ODT修饰Cu区域，实现Cu表面钝化，并利用不同Al、Si前驱体组合调控薄膜生长行为。实验结果发现，Al前驱体的结构和反应活性决定了Si前驱体的激活能力。DFT计算进一步表明，Al-OH活性位点能够显著降低Si前驱体反应势垒，促进多组分氧化物形成，而不同Al前驱体由于配体结构差异，会产生不同程度的催化作用。通过调节Al/Si比例以及超循环工艺，研究团队实现了AlxSiyO薄膜稳定生长，并建立了前驱体协同反应机制，为后续选择性调控提供理论基础。
从选择性保持到失效：揭示前驱体渗透与反应势垒控制机制
为了理解选择性为何会失效，研究团队进一步研究不同前驱体在Cu-ODT表面的扩散行为。结果显示，TMA由于分子尺寸较小、反应活性较高，能够快速进入ODT分子间隙，并导致Al和Si元素逐渐渗透至非生长区域；相比之下，DMAI具有更大的空间位阻，可以有效降低其进入SAM层的概率，从而保持更长时间的选择性。进一步分析发现，Si前驱体不仅受到自身尺寸影响，还受到Al前驱体诱导作用影响。不同Al-Si组合之间反应势垒的差异决定了Si元素进入抑制层后的成核倾向。因此，选择性并非单一由抑制剂决定，而是由“前驱体渗透能力+反应势垒”共同控制。
从选择性调控到性能优化：实现低介电多组分氧化物设计
除了选择性之外，AlxSiyO薄膜的介电性能也是先进互连应用的重要指标。研究发现，沉积温度能够有效调控薄膜组成、碳含量以及结构致密程度。对于DMAI/BEMAS体系，较低温度下由于配体去除不完全，会引入更多碳元素，从而降低薄膜介电常数；随着温度升高，薄膜逐渐致密化，介电常数随之变化。通过调节前驱体比例和沉积温度，研究团队实现了介电性能可调的AlxSiyO薄膜，为先进互连介电材料设计提供了新的调控自由度。
从纳米结构验证到先进互连应用
为了验证该方法在实际芯片结构中的应用潜力，研究团队进一步在Cu/SiO2图形化衬底上进行了选择性沉积验证。采用优化后的DMAI/BEMAS（3:1）体系，在Cu/SiO2结构上实现了超过10 nm厚AlxSiyO薄膜选择性生长。在AES分析中，Cu区域未检测到明显Al和Si信号，证明该方法能够有效避免非目标区域成核。与此同时，该薄膜展现出优异综合性能：介电常数约4.3，漏电流密度约10⁻⁷ A/cm²，击穿场强约10 MV/cm，同时具有约140 GPa杨氏模量和约10 GPa硬度，实现了选择性、生长质量以及机械可靠性的综合平衡。该工作突破了传统ASD依赖经验优化的限制，为多组分材料体系的精准制造提供了新的理论指导。未来，通过进一步发展机制驱动的选择性沉积策略，有望推动低介电互连材料、三维集成以及下一代原子尺度制造技术的发展。
About The Author
